⑲ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63 - 167500

⑤Int Cl.⁴

識別記号

庁内整理番号

匈公開 昭和63年(1988)7月11日

G 11 C 29/00

302

7737-5B

審査請求 未請求 発明の数 1 (全8頁)

母発明の名称 半導体記憶装置

②特 願 昭61-314109

23出 願 昭61(1986)12月27日

@発明者 日高

秀 人

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 增雄 外2名

明 相 書

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

電源投入後前記アドレスカウンタが一選するまで前記録り検出・訂正機能部の譲り検出・訂正機能停止 額を停止させ、かつその誤り検出・訂正機能停止 時には、前記パリティビットメモリセルアレイに 的記データピットメモリセルアレイから読出した データに基づいて発生した誤り検出・訂正用チェックピットデータをそのまま書込むための誤り検 出・訂正製御手段を備えることを特徴とする半導 体記憶装置。

(2) 前記載り検出・訂正機能部は、その内部に構えた前記アドレスカウンタをメモリ動作のサイクルごとにカウントしていき、それによってすべての誤り検出・訂正コード語を巡回する動作を行なうように構成されている、特許請求の範囲第1項記載の半導体記憶装置。

(3) 前記額り検出・訂正機能都は、

前記外部からのデータに基づいて前記パリティピットメモリセルアレイに書込むためのライトチェックピットを発生するライトチェックピット発生回路と、

前記データピットメモリセルアレイから読出 したデータに基づいて、リードチェックピットを 発生するリードチェックピット発生回路と、

前記リードチェックピットと、前記パリティ

ビットメモリセルアレイから読出した前記ライト チェックビットに基づいて、誤りの有無およびそ の位置を扱わすシンドロームデータを発生するシ ンドロームデータ発生手段と、

前記メモリセルアレイから映出したデータを 前記シンドロームデータに基づいて訂正するデー タ訂正回路と、

前記データ訂正回路によって訂正されたデータを前記メモリセルアレイの該当の位置に再書込するための再書込手段とを含む、特許請求の範囲第1項または第2項記載の半導体記憶装置。

3. 発明の詳細な説明

~

[産業上の利用分野]

この発明は、半導体記憶装置に関し、特に負り 検出・訂正機能、すなわちECC(Error Che ck and Correction)機能を備えた半導体記憶 装置に関する。

[従来の技術]

最近、半導体記憶装置の高集積化に伴ない、ア ルファ絵の入射によるメモリセルの似動作、すな

(3) 上記のシンドロームには、誤りビットの位置情報が含まれており、これをデコードすることにより、B ピットのデータピットおよび k ピットのチェックピット (パリティピット) のうちのどのピットが誤りであるかがわかる。これにより、これらのうちの誤りピット (1ピットあるい

わちソフトエラーが問題になっている。この対策 として、ECC機能をメモリセルと同一の半遺体 多板上に備えたオンチップECCが実現されている。

第6図に、ハミング符号を誘り訂正符号として用いた従来のオンチップECC搭載の半導体記憶 装置の回路プロック図を示す。ECC機能は、一般には以下のように実現される。

(1) データ書込時に、入力するピットを含む複数ピット(m ピットとする)のメモリセルデータに対して、パリティピット(k ピットとする)を発生させ、データピット、パリティピットをそれぞれメモリセルアレイ2のデータピット 領域3. チェックピット 領域4 に審込む。この場合のパリティピットを発生する回路1である。この(m + k) ピットのプロック(以下、ECCコード語と呼ぶ)がECC動作の単位となり、級り検出・訂正はこのECCコード語ごとに行なわれる。

(2) データ技出時に、前述の8 ピットのデ

は複数ピット)を訂正(反転)する。これを行ないが、第6図中のシンドロームデコーをつけていまった。一般には、トの訂正されたデータ群中、外部データ出しない。外部データは、外部カウには、カウドレス情報に従って選択。一女のはは、第6図中のアドレスデコーダのはより行な。このアドレスデコーダのはより行な過常アクセスに使用するデコーダと大部分兼用することができる。

以下には、第6回の各プロックの構成の 能につきらに詳細に説明する。第6回の各プロックの 第6回の各プロックの 第6回の各プロックの 第6回の各プロックの 第6回の各プロックの 第6回に説明する。 リーチェックピット発生回路1。 リーチェックピットを発生回路であり、 サーカームには過程を である。 また、シンドロームを 数年である。 がりにことが、 がりたことが、 がりに、 がりたことが、 がりたい、 がりに、 がりたい、 がりたい、 がりたい、 がりたい、 がりたい、 がりたい、 がりたい、 がりに、 がりに、 がりたい、 がりたい、 がりに、 がりたい、 がりたい、 がりたい、 がりたい、 がりに、 がりに、 がりたい、 がりに、 がりに、 がりに、 がりに、 がりに、 がりに、 がりに、 がりたい、 がりに、 がりに、

ピットごとの排他的論理和をとる回答である。シ ンドロームデコーダ 7 は、k ピットのシンドロー ムから、11 ヒットのデータヒットおよび ヒット のチェックビットのうちの誤りピットを指定する 符号(a + k ビット)に変換するデコーダであり、 たとえば、B +k ピットのうち、誤りピット位置 のみ"1"、他は"0"となる出力を導出する。 データ訂正回路8は、上記シンドロームデコーダ 7の出力と、訂正されるペきデータピットおよび チェックピットとのピットごとの排他的論理和を とる部分であり、これにより、誤りピットのみデ ~タが反転される。 誤り訂正された符号(m + k ピット) は、再びメモリセルアレイ2中の該当位 置に書込まれる。さらに、訂正された# / ピット (B ′ < ■) の出力が、アドレスデコーダ9によ り選択され、外部出力となる。

5

オンチップECC機能を、ハードエラー救済のみならす、ソフトエラー救済にも用いる場合、どのメモリセルについても、ある一定以下の時間関関でECC機能を作用させることが、データ誤り

の書稿を防ぐ怠味で重要である。このため、ダイ ナミック型半導体記憶装置では、そのリフレッシ ュサイクル時に、ECC動作を行なうことが提案 されている。なぜならば、リフレッシュサイクル は、ある一定時間間隔以下で必ず行なわれるから である。このような機成例を第7図に示す。第7 園中で、アドレスカウンタは、リフレッシュ・ロ - アドレスを発生するローアドレスカウンタ10 と、1本のローのうちのどのECCコード語に対 してドCCを行なうかを指定するコラムアドレス カウンタ11とからなる。コラムアドレスカウン タ11は、ローアドレスカウンタ10の上位にあ り、1本のローのうちに、ECCコード語が、2 ⁹ 闘含まれる場合には、a 桁のカウンタとなる。 これらローおよびコラムカウンタ10,11は、 リフレッシュサイクルが行なわれるごとにカウン ト動作を行ない、ローアドレスカウンタ10は 2º 回のサイクルことに一巡する。したがって、コラ ムアドレスカウンタ11も合わせると、 2 ^{n+P} 回 のサイクルごとに一選するので、リフレッシュ動

作は 2^P 回のサイクルごとに一選し、ECC動作 の対象となるECCコード語は 2^{m+P} 回のサイク ルごとに一選することになる。

[発明が解決しようとする問題点]

一般に、メモリ素子は、電源投入直後はメモリセル内容が不定であり、データピット・パリティピットともに、どのような蓄積データになっているか不明である。このような状態で、ECC機能を動作させつつ、メモリ動作(鉄出・番込)を始めると、以下のような関係が生する。

(1) データピット、パリティピットに、互いに無関係なランダムデータが蓄積された状態で ECC機能を動作させると、一般には「多ピット 誤り状態」になり、ECC符号の訂正能力を越え、 蓄積データはランダムに書換えられる(破壊される)ことになる。

(2) 上記(1)の問題を避けるため、メモリセルアレイ2に予め収るデータを書込む動作 (たとえばオールクリア動作)を行なうことが考えられるが、この場合にもこれと並行してECC 機能が動作していると、上記(1)と同じ理由で、 クリアしたデータピット領域3のデータが破壊されるので、クリア動作が確実に行なわれない。

したがって、従来のオンチップECC機能を備えた半準体記憶装置は、電源投入直後のチェックピット領域4のデータが不定であることにより、正しいデータ(データピット領域3のデータ)を誤って訂正してしまう(すなわち、データの破壊)という問題点があった。

この発明は上記のような問題点を解消するためになされたもので、電源投入直後にデータの破壊が生じないような半準体記憶装置を提供することを目的とする。

[問題点を解決するための手段]

この発明にかかる半導体記憶装置は、電源投入 後、ECC機能部のECC機能を停止させてパリ ティピットメモリセルアレイのデータをデータビ ットメモリセルアレイのデータに適合させ、これ がすべてのECCコード語を一送した後に、EC C機能部のECC機能が働くようにしたものであ ō.

〔作用〕

この発明におけるECC制御手段は、電象投入でしているとこのが一選するまでは、ECC機能のOECC動作を停止させるとともに、データに基づいて発生したECC用チェックピットデーを込むである。

[実施例]

第1回はこの発明の一実施例の全体構成を示す 概略プロック図である。この実施例は以下の点を 除いて第6回の従来例と同様であり、相当する 分には同一の参照番号を付してその説明を当時 う。図において、この実施例では、メモされた レットのチェックピットは、トランスられる 12を介してデータ町正回題80に与えられる

イ2からのデータピット(m ピット) およびメモ リセルアレイ2またはリードチェックピット発生 四路5からのチェックピット(k ピット)を含む (* + k)ピットのデータD! は、インパータ 1 5 を介してトランジスタ16の一方導通線子に与 えられるとともに、そのままトランジスタ17の 一方理通衛子に与えられる。一方、シンドローム デコーダ7の出力SYNIは、NANDゲート1 8の一方入力に与えられる。このNANDゲート 1.8の他方入力には、第3回に示す日信号発生度 路100からE包号が与えられる。NANDゲー ト18の出力は、インパータ19によって反転さ れた後にトランジスタ16のゲートに与えられる とともに、そのままトランジスタ17のゲートに 与えられる。トランジスタ18および17の各他 方導通端子は互いに接続されており、この接続点 からデータDI′ が出力される。このデータDi ′ は、メモリセルアレイ2に書込むべきデータビ ット (B ピット) およびチェックピット (k ピッ ト)を含む。

第2回は第1回に示すデータ訂正回路80の詳報を示す回路図である。なお、この第2回は1ピット分のみを示し、実際には同様の回路は(ロ+k)ピットのデータの各々に1個ずつ、合計(II+k)個存在する。図において、メモリセルアレ

第3回は前記E信号を発生するための回路を示すとある。回において、このE信号発生回路 1 0 0 は、第4回に示すローアドレスカウンタ 1 0 の出力RA1~RAPを入力として受けるNORゲート 1 0 1 およびコラムアドレスカウンタ 1 1 の出力 CA1~CAn を入力として受けるNORゲ

ート102を含む。これらNORゲート101お よび102の出力はNANDゲート103に与え られる。 N A N D ゲート 1 0 3 の出力 信号 S 2 は、 2 つのNORゲートで構成されるフリップフロッ プ104にリセット入力として与えられる。また、 N A N D ゲート 1 O 3 の 出 力 信 号 S 2 は N O R ゲ - ト 1 0 5 の - 方入力に与えられる。 電源ライン と接地との間に直列に接続される抵抗106とコ ンデンサ107は時定数回路を構成しており、低 抗106とコンデンサ107の接続点から得られ る出力はインバータ108の入力類に与えられる。 このインパータ108の出力S1は、フリップフ ロップ104にセット入力として与えられるとと もに、第4因に示すローアドレスカウンタ108 よびコラムアドレスカウンタ11にオールクリア 担令として与えられる。フリップフロップ104 の出力はインバータ109によって反転された様 借号S3として前述のNORゲート105の他方 入力に与えられる。このNORゲート105から E信号が出力される。

したところで"し"に反転する、したがって、イ ンパータ108の出力は第5因に示すようなワン ショットパルスとなる。このワンショットパルス によってフリップフロップ104がセットされ、 インパータ109の入力は"L"となる。したが って、インパータ109の出力S3は"H"とな る。一方、ローアドレスカウンタ10およびコラ ムアドレスカウンタ11は、信号S1のワンショ ットパルスによってALL"О"にクリアされ、 その出力はすべて"L"になっている。そのため、 NORゲート101、102の両出力が"H"と なっており、応じて、NANDゲート103の出 カS2は"L"となっている。そのため、NOR ゲート105の入力は、一方(S3)が『H " で、 他方(S2)が"L"であるため、その出力であ るE信号は"L"となっている。この状態は、リ フレッシュサイクル (CASピフォアRASサイ クル等) でアドレスカウンタ10. 11が再び A L L "O"からスタートし、2^{**P} 個インクリメ ントされて再びALL"О"になるまで継続され

第4回は第1回に示す実施例に対して与えられるアドレス入力を発生するためのアドレスカウンスカウンタは、第7回のアドレスカウンタと同様、ローアドレスカウンタ10とコラムアドレスカウンタ11とから構成される。但し、ローアドレスカウンタ10がよびコラムアドレスカウンタ11により、第3回に示すインバータ108から信号S1に応答して、所定期間その出力がALL"0"を維持するように構成されている。

次に、第5回に示すタイミングチャートを参照 して、第1回〜第4回に示す実施例の動作を説明 する。

まず、電報が投入されると、第3回に示すインパータ108の入力はすぐには電源電圧Vccに立ち上がらず、抵抗106とコンデンサ107で決まる時定数によって徐々に立ち上がる。そのため、インパータ108の出力S1は、電理投入直接"H"であり、その入力電位が所定電位まで上昇

る。したがって、電源投入後アドレスカウンタ1 〇. 11が一巡するまではE信号が"L"であり、 第2回のデータ訂正回路80はデータ訂正を行な わない。

アドレスカウンタ 1 0 . 1 1 が一選して再び A しし " 0 " になると、フリップフロップ 1 0 4 は アドレスカウンタ 1 0 . 1 1 のスタート時におけ る信号 S 2 の立ち上がりによって既にリセットさ れているので、信号 S 3 は"し"となっている。 そのため、N O R ゲート 1 0 5 の両入力が"し" となり、E 信号は"H"に反転する。応じて、データ訂正回路 8 0 におけるデータ訂正が可能となる。

一方、第1個に示すトランスファゲート12, 13は、日信号が"L"の間、トランスファゲート12がオフ・トランスファゲート13がオンとなっている。そのため、電板投入後アドレスカウンタ10.11が一選するまでは、メモリセルアレイ2のチェックピット領域4から統出したチェックピットの代わりに、データピット領域3から 談出したデータに基づいてリードチェックピット 発生回路5で作成されたリードチェックピットが データ訂正回路80を介してメモリセルアレイ2 のチェックピット領域4に再復込される。

なお、上記支施例では、電額投入直後に、 2^{n.4} 回のリフレッシュサイクルが続く場合を示したが、 これは、この間に過常アクセスサイクル(リード ノライトサイクル)が入る場合でも同様な効果を ませる

また、誤り検出・訂正符号は、ハミング符号に

限らない。

[発明の効果]

以上のように、この発明によれば、電源投入直 後のメモリセルデータの如何によらず、無訂正に よるデータ破壊を防ぐことができ、外部からの操 作を必要とせずに、促頻性の高い半導体記憶管理 を得ることができる。


4. 図面の毎単な説明

第1回はこの発明の一実施例を示すずるの発明の一実施例を示すずるの発明の一実施例を示すずるの料理を示すするのにある。第2回回路のである。第3回回路のである。第3回回路を示すがある。第4回回路を示すがある。第4回回路をつけるのののでは、1回するののでは、1回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。第4回ができる。

スカウンタの構成を示すプロック図である。

図において、1はライトチェックビット発生回路、2はメモリセルアレイ、3はデータピット領域、4はチェックピット領域、5はリードチェックピット発生回路、6はシンドローム発生回路、7はシンドロームコーダ、80はデータ町正回路、9はアドレスデコーダ、10はローアドレスカウンタ、11はコラムアドレスカウンタ、12および13はトランスファゲートを示す。

代理人 大岩 增 雄



第2回

